作者 | Danner Dan

在CST PCB Studio进行信号完整性（SI）和电源完整性（PI）仿真的过程中，可能需要对导入的PCB进行修改。例如将PCB进行裁剪操作后，需要在截断的信号线一端或者两端创建端口，该如何实现呢？

具体实现方法可以分为以下两种情况：①采用2D TL和3D PEEC求解器时，在PCB上任何想要加端口的位置创建Terminal即可添加端口；②采用CST PCB Studio中其它求解器时，先创建Terminal，再将Terminal变为Virtual component，即可添加端口。

1. 首先介绍采用2D TL和3D PEEC求解器时创建端口的方法。裁剪后的PCB如下方右图所示，4根单端信号线一端的引脚（从上到下依次是A1、A2、A3、A4）位于芯片IC1下方，信号线的另一端被截断。如果后续要进行相关仿真，则需要在信号线被截断处添加端口。以第一条信号线（Net1）为例，先在导航树中选择Terminals，然后右键选择New Terminal。

接下来按照右上角提示进行操作，在PCB区域双击选择要添加Terminal的位置，弹出Create New Terminal对话框。在此对话框中，可以在Layer一栏选择Terminal所在的层，在Net一栏选择Terminal所属的网络。在Position一栏显示了选取的Terminal 在X/Y方向上的坐标，也可以在此处直接输入或修改Terminal的坐标。最后，点击OK完成创建。

按照同样的方式，在第二条信号线（Net2）截断处创建了Terminal - T2。然后在导航树中选中两个Terminal对应的Nets，再点击2D (TL)图标；在2D (TL) Modeling Settings对话框中，点击Add按钮，下方就会出现对应的Nets包含的所有端口，其中就有我们创建的T1和T2。点击Update Schematic按钮，完成后进入Schematic界面，可以看到成功添加了T1和T2两个端口（对应引脚T1和T2）。

2.  接下来介绍在CST PCB Studio中采用其它求解器（除2D TL和3D PEEC之外）时创建端口的方法。以SI TD为例，首先按照前文的方式创建Terminal，Terminal创建好之后，在导航树中同时选中两个Terminals，然后右键选择New Virtual Component ；在弹出的Create Virtual Component对话框中按下方右图所示进行设置，即可将Terminal转换为Virtual component，从而将T1转换为引脚 VComp-1，将T2转换为引脚 VComp-2 。

3. 

点击SI TD图标，选择对应的Nets，可以看到创建的引脚 VComp-1和VComp-2，至此成功创建了端口。

（内容、图片来源：CST仿真专家之路公众号，侵删）

版权与免责声明：

凡未注明作者、来源的内容均为转载稿，如出现版权问题，请及时联系我们处理。我们对页面中展示内容的真实性、准确性和合法性均不承担任何法律责任。如内容信息对您产生影响，请及时联系我们修改或删除。